PATENT ABSTRACTS OF JAPAN

サキ

(11)Publication number:

61-150061

(43)Date of publication of application: 08.07.1986

(51)Int.CI.

G06F 15/16

(21)Application number: 59-275665

(71)Applicant: PANAFACOM LTD

(22)Date of filing:


25.12.1984


(72)Inventor: SHIMIZU YASUO

(54) PROCESSOR LINKING SYSTEM

(57)Abstract:

PURPOSE: To receive securely an answer from a subprocessor by stopping the action of a main processor irrespective of software when the answer necessary for the main processor is not outputted. CONSTITUTION: When the main processor 1 asks the subprocessor 2 to process data, the main processor 1 confirms that the subprocessor 2 is not operating. Then the main processor 1 sets the address of an area where a parameter necessary for the subprocessor 2 is stored, and the subprocessor 2 is activated. When it is activated, it reads contents of a control register, set a busy flag to a state indicating register, executes the asked work and sets a signal on an interrupting signal line 17 to '1'. If the main processor 1 accesses addresses KKKKWLLLL while the subprocessor 2 is processing, the subprocessor 2 sets a signal on a main processor stop control line 17 to '1' to stop the action of the main processor.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE CUPY

個日本国特許庁(JP)

10 特許出願公開

[®]公開特許公報(A)

昭61-150061

@Int_CI_⁴ G 06 F 15/18

識別記号

厅内整理番号 L-6619-5B

四公開 昭和61年(1986)7月8日

零査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

プロセツサ結合方式

2149 9 昭59-275665

魯田 厦 昭59(1984)12月25日

伊第 明者 废 始

大和市深見西4丁目2番49号 パナフアコム株式会社内 大和市際見西4丁目2番49号

の出 願 人 パナフアコム株式会社

四代 瑄 人 升理士 京谷 四郎

叨

1. 強明の名称

プロセッサ結合方式

2. 特許請求の証明

・複数のプロセッサと、これら複数のプロセッサ を接続する単一パスとを異値する情報処理システ ムにおいて、サブブロセッサが処理を行っている **最中にメイン・プロセッサが所定のアドレス領域** をアクセスすると上記メイン・プロセッサを停止 させる平段を設けたことを特徴とするプロセッサ 箱合方式。

3. 発列の評価な説明

「度集上の利用分野」

本発明は、単一パスに接続された複数のプロセ ッサを具備する情報処理システムにおいて、サブ プロセッサが動作中にメイン・プロセッサが所定 のアドレス領域にアクセスすると、サブプロセッ

サがメイン・プロセッサを停止させるようにした プロセッサ符合方式に関するものである。

(従来技術と問題点)

従来のプロセッサ結合方式には、共有メモリを 使用した複合方式と、サブプロセッチを1つの1 ノロ染道と見像した方式とがある。共有メモリ方 式はマイクロプロセッサのような小型で安価なシ スチムにはコスト軍及びソフトウェアのオーバへ ッドが大きいという面で問題がある。後者の『ノ O結合方式では、サスプロセッチがメイン・プロ セッサから依頼された処理を終了すると、サブブ ロセッサは割込みで以て処理終了をメイン・プロ セッサに退知し、この選知を受け取るとメイン。 プロセッサは側面レジスタを参照して処理結果を 読み取るが、サブプロセッサの処理が終了しない のにメイン・プロセッサは制御レジスタを参放し て処理結果の読み取りを行おうとすることがある。 このような事態が発生すると、メイン・プロセッ サは正しい答を得ることが出来なくなる。

(発明の目的)

特別昭61-150061(2)

本急明は、上記の母菜に基づくものであって、 メイン・プロセッサの処理に必要な答が出力され ていない場合にはメイン・プロセッサの動作をソ フトウェアが関知せずに停止出来るようになった プロセッサ結合方式を提供することを目的として いる。

(目的を追放するための手段)

そしてそのため本発明のプロセッサ結合方式は、 複数のプロセッサと、これら複数のプロセッサを 接続する単一バスとを具備する領報処理システム において、サブブロセッサが処理を行っている最 中にメイン・プロセッサが所定のアドレス領域を アクセスすると、上記メイン・プロセッサを停止 させる手段を設けたことを特徴としている。

(発明の実施例)

以下、本発明を図面を参照しつつ説明する。第1回は本発明の1実施例のブロック図、第2回はメモリ・マップと制御レジスタの辞机を示す図である。図において、1はメイン・プロセッサ、2はサブプロセッサ、3はインタラブト・コントロ

ーラ、 4はベス・コントローラ、 5 はクロック免生回路、 6 はアドレス・ベス送受信回路、 7 はデータ・バス送受信回路、 8 はRAM、 9 はROM、10は制御レジスタ、 11はベス・インタフェース、 12 はアドレス・データ・バス、 13 はアドレス・バス、 14 はデータ・バス、 15 は同期信号域、 16 はクロック級、 17 は割込住号級、 18 はメイン・プロセッサ停止制御級、 18 は外部接続バスをそれぞれ示している。

回路5は、メイン・プロセッサ1及びサブプロセ ッサ2に対してクロックを供給するものである。 アドレス・パス選受信回路 6 は、アドレス・デュ タ・パス12上のアドレスをアドレス・パスしる に伝えるとともに、アドレス・パス13上のアド レスをアドレス・データ・パス12に伝えるもの である。デーク送受信回路では、アドレス・デー タ・パス12上のデータをデータ・パス16に伝 えると共に、アータ・パス14上のデータをアド レス・データ・パス18に伝えるものである。R AM8は、作業領域やパッファ等として使用され るものである。ROM9には、各種のプログラム が指納される。制御レジスタ10は、黒2図に示 すように、状段表示レジスタ、命令レジスタ、ソ ースレジスタ、ディスティネーション・レジスタ 券から構成されている。 国別信号線 1 5 は、例え ばメイン・プロセッサ 1 がサブプロセッサ 2 を起 戯ずるために使用される。サブプロセッサ2は、 メイン・プロセッサでから依頼された処理が完了 すると、斜込信号號17の信号をオンする。第2

図でアドレスKKKK~LLLLはメイン・プロセッサ1のメモリ・マップ上に割当てられたアドレス、ロロロロ~mmmはサブブロセッサ2からアクセス可能なアドレスを示している。

メイン・プロセッサーはサブプロセッサ2に処 題(例えば浮動小数点演算)を依頼するとき、伏 **職表示レジスタの内容を調べサブプロセッサ2が** 動作中でない(ビジィでない)ことを確認した後、 ソースレジスタにサブプロセッサ2が処理を行う ために必要なパラメータが格納されている領域の アドレスをセットし、ディスティネーション・レ ジスタに処理結果を格納する領域のアドレスをセ ットし、しかる後に命令レジスタに処理の内容を 京丁コードモセットし、サブプロセッサ 2 を起動 する。サブプロセッサ2は、起動されると、何復 レジスタの内容を読み込み、状態表示レジスタに ピジィのフラグを立て、依頼された処理を実行し、 処理破巣をディスティネーション・レジスクで指 定れた領域に書き込んだ後に、耐込信号級17上 の信号をオンする。

特開昭61-150061(3)

系の何れであっても良い。

(発明の効果)

以上の説明から明らかなように、本発明によれば、ソフトウェアに関係なくサブプロセッサとメインプロセッサの同期を取ることが出来、これによりメイン・プロセッサはサブプロセッサからの答を領集に受け取ることが出来る。

4. 図面の簡単な説明

第1図は本発明の1実施例のプロック図、第2図はメモリ・マップと制御レジスタの詳細を示す図でる。

1 … メイン・プロセッサ、2 … タブプロセッサ、3 ーインタラブト・コントローラ、4 … パス・コントローラ、6 … クロック発生回路、6 … アドレス・パス送受信回路、7 … データ・パス送受信回路、7 … アドレス・パス送受信回路、5 … RAM、9 ーROM、10 … 削値レジスタ、11 … パス・インタフェース、12 ーアドレス・パス、14 ・データ・パス、15 … 同期信号値、16 … クロ


サブプロセッサ3が処理を実行している仮中、 即ちピジィのときにメインプロセッサ1がアドレ スドKKK~しししをアクセスすると、サブブ ロセッサ2はメイン・プロセッサ停止財御級18 上の信号をオンとする。制御線18の信号は、ア ドレス・データ・バス12上のアドレスがKKK K~LLLLの時にオンを出力するデコーダの出 力信号と、サブプロセッチ2のビジィ信号との論 瑶根を吹ることにより得られる。このメイン・プ ロセッサ停止制御紙18はメイン・プロセッサし のHALT端子に接続されている。その後、サブ プロセッサ 2 はメイン・プロセッサ停止制御線 1 8上の信号をオフし、割込信号線17上の信号を オンする。プロセッサの中にはHALT店号(削 伽緋18の信号)がオフでも割込みを受付け得る ものがあるので、HALT信号をオフせずにメイ ン・プロセッサ1に割込みをかけることも可能で ある.上記の説明では、サブプロセッサが1個で あったが、勿論複数であっても良い。また、プロ セッサは8ピット系、15ピット系、32ピット


ロソ起し 刈めが月種でノグー

ック級、17一割込信号號、18〜メイン・プロ セッサ倅止制御線、18〜外部接続パス。

> 特許出顧人 パナファコム株式会社 代環人弁理士 京 谷 四 扉

特開昭61-150061(4)





2004年10月27日 10円27分

昭 63. 12. 2 新

特許法第17条の2の規定による補正の掲載

昭和 59 年特許原第 275685 号(特開 昭 61-150061 号。昭和 61 年 7 月 8 日 発行 公開特許公報 61-1501 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 「(1)

Int.C1.	問眼鏡	广内 整理番号
GOOF 15/10		1-6745-5B
		•
	}	

手机投正音

四和63年08月1000

特許庁長官 吉 田 文 段 版 (特許庁等金官 政)

- 1. 事件の表示 四和59年特許願第275665号
- 2、発明の名称 プロセッサは合方式
- 3、福正をする者

事件との関係 特許出願人

代表者 長 倉 信 彦

4. 代 逗 人

住 厉 東京都荒川区西日暮里4 丁目17番 1 号

佐原マンション3FB

氏 名 (80B9)弁理士 京 谷 四 5. 補正により増加する発明の数 なし

6. 捕正の対象 図面(第2図)

7. 補正の内容 別紙のとおり

特許庁 63. 8.18

